PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-013919

(43)Date of publication of application: 19.01.2001

(51)Int.CI.

G09G 3/28 G09G 3/20

G09G 3/288

(21)Application number: 11-186391

(71)Applicant: FUJITSU LTD

(22)Date of filing:

30.06.1999


(72)Inventor: SAKIDA KOICHI

(54) DRIVING CIRCUIT OF DISPLAY PANEL ON WHICH LIGHT EMITTING EFFICIENCY IS IMPROVED

(57) Abstract:

PROBLEM TO BE SOLVED: To generate priming pulses having a high crest value by using a low power supply voltage by utilizing an oscillating circuit as a circuit which generates sustain discharging pulses having thin width priming pulses.

SOLUTION: At time t0, only a switch SW1 is turned on, i.e., closed to constitute an oscillating circuit that is made up with a power supply SVp, an inductance L and a capacitance C between X-Y electrodes of a sustain electrode. In the oscillating circuit, an oscillating voltage, which has an amplitude Vp centered around the voltage SVp, is generated for the capacitance C. The oscillating signals are slowly attenuated by a parasitic resistance R which exists at either the X electrode or the Y electrode (refer to the dotted lines in the figure). Therefore, when a first peak voltage of the oscillating operation is completed, i.e., at time t1, the switch S1 is opened and a switch S2 is turned on, i.e., closed. Thus, a constant voltage Vs is applied to the capacitance C. The solid lines indicate a wall electric charge forming pulse 32 which is made up with a thin width priming pulse 30 and a constant voltage Vs that is formed after the pulse 30 occurs.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(51) Int.Cl.7

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号 特開2001-13919 (P2001-13919A)

テーマコート*(参考)

(43)公開日 平成13年1月19日(2001.1.19)

G 0 9 G	3/28		G 0 9 G	3/28	J 5C080		
	3/20	6 2 2		3/20	6 2 2	С	
		6 4 1			641E		
	3/288			3/28	E		
				В			
			審查請求	未請求	請求項の数3	OL	(全 10 頁)
(21)出願番号	}	特願平11-186391	(71)出顧人	000005223			
				富士通	朱式会社		
(22)出顧日		平成11年6月30日(1999.6.30)		神奈川県	具川崎市中原区_	上小田	中4丁目1番
				1号			
			(72)発明者	崎田 点	其一		
				神奈川県川崎市中原区上小田中4丁目1番			
				1号 智	富士通株式会社に	4	
			(74)代理人	1000945	25		
				弁理士	土井 健二	(外1 4	各)
			Fターム(参	考) 500	80 AA05 AA06 B	B05 CC	03 DD01
					DD09 DD22 D	D27 EE	29 HH02
					НН04 HH05 J	J03 JJ	04 JJ06
			·				


(54) 【発明の名称】 発光効率を向上させた表示パネルの駆動回路

識別記号

(57)【要約】

【課題】維持放電の発光効率を高くする駆動回路を提供する。

【解決手段】X電極とY電極を含む維持電極と、その維持電極の上に形成された誘電体層とを有する第1の基板と、第1の基板と放電空間を隔てて設けられる第2の基板とを有する表示パネルの駆動回路であって、維持電極にインダクタンス成分を介して第1の電圧源を接続し、第1の電圧源より高い波高値のプライミングパルスを印加するスイッチを有する維持放電パルス発生回路を有することを特徴とする。X、Y電極間の容量とインダクタンス成分とによる発振動作により、第1の電圧より高い波高値のプライミングパルスを印加することができ、発光効率を高くすることができる。



【特許請求の範囲】

【請求項1】X電極とY電極を含む維持電極と、前記維 持電極の上に形成された誘電体層とを有する第1の基板 と、前記第1の基板と放電空間を隔てて設けられる第2 の基板とを有する表示パネルの駆動回路において、

前記X電極にインダクタンス成分を介して第1の電圧源 を接続し、前記第1の電圧源より高い波高値のプライミ ングパルスを印加する第1のスイッチと、前記X電極に プライミングバルスを印加後、前記波高値より低い第2 持放電バルス発生回路を有することを特徴とする表示バ ネルの駆動回路。

【請求項2】X電極とY電極を含む維持電極と、前記維 持電極の上に形成された誘電体層とを有する第1の基板 と、前記第1の基板と放電空間を隔てて設けられる第2 の基板とを有する表示パネルの駆動回路において、

前記X電極にインダクタンス成分を介して第1の電圧源 を接続し、前記第1の電圧源より高い波高値のプライミ ングバルスを印加する第1のスイッチを有するX電極側 維持放電バルス発生回路と、

前記X電極に前記プライミングパルスを印加後、前記波 高値より低い第2の電圧を前記Y電極に印加する第2の スイッチを有するY電極側維持放電バルス発生回路とを 有することを特徴とする表示パネルの駆動回路。

【請求項3】X電極とY電極を含む維持電極と、前記維 持電極の上に形成された誘電体層とを有する第1の基板 と、前記第1の基板と放電空間を隔てて設けられる第2 の基板とを有する表示パネルの駆動回路において、

前記X電極にインダクタンス成分を介して第1の電圧源 を接続し、前記第1の電圧源より高い波高値のプライミ ングパルスを印加する第1のスイッチを有するX電極側 維持放電パルス発生回路と、

前記Y電極にインダクタンス成分を介して前記第1の電 圧源を接続し、前記X電極に前記プライミングパルスを 印加後、前記第1の電圧源より高い波高値のプライミン グパルスを印加する第2のスイッチを有するY電極側維 持放電バルス発生回路とを有することを特徴とする表示 バネルの駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、3電極を有する面 放電型のプラズマ・ディスプレイ・パネル(以下PDP と称する。)やエレクトロルミネッセンス・パネル(以 下ELパネルと称する。)などの表示パネルに関し、特 に、維持放電用の駆動回路を改良して発光効率を向上さ せた表示パネルの駆動回路に関する。以下、明細書では PDPを例にして説明する。

[0002]

【従来の技術】PDPは、大画面でフラットな表示パネ ルを実現でき、将来の表示パネルとして期待されてい

る。従来のPDPの一例は、前面基板側に維持電極 (X、Y電極)が設けられ、背面基板側にアドレス電極 とその上に蛍光体が設けられた構造を有する。

【0003】その駆動方法は、次の通りである。サブフ レームの最初のリセット期間に、維持電極のX、Y電極 間にリセットバルスを印加して全画素を放電し、前サブ フレームでの壁電荷を消去する。次のアドレス期間に て、Y電極に順次走査パルスを印加し、同時に表示デー タに基づいて点灯すべき画素に対応するアドレス電極に の電圧をX電極に印加する第2のスイッチとを有する維 10 アドレスパルスを印加する。これにより、アドレス電極 とY電極間の電圧により放電空間内の電界強度が増加 し、アドレス放電が発生し、表示したい画素に壁電荷が 蓄積される。それに続く維持放電期間では、X電極とY 電極との間に交番電圧を印加し、アドレス期間に壁電荷 を蓄積した画素において維持放電を発生させ、その画素 を点灯させる。

> 【0004】従って、維持放電バルスの波高値とパルス 幅は、壁電荷を蓄積した画素では放電するが、壁電荷を 蓄積しない画素では放電しない最適な値に設定する必要 20 がある。その為、より高い輝度を得るために維持放電パ ルスの波高値を無制限に高くすることはできず、発光効 率向上を妨げる要因になっていた。

> 【0005】そこで、発光効率を高くする維持放電バル スとして、維持放電パルスの立ち上がり時にパルス幅が 非常に短くより高い波高値を有するプライミングパルス を印加することが提案されている。例えば、IDW(In ternational Display Workshops) '980551 \sim 5 54頁の「A New Driving Method for Vertical Discha rge PDP, Yoshifumi Amano, Joichi Endo, Bala K. Vel 30 avudhan著」に記載されている。

[0006]

【発明が解決しようとする課題】しかし、かかる維持放 電バルスを維持電極に印加する回路については、提案さ れていない。上記の維持放電バルスは、従来の維持放電 パルスの波高値よりも高い波高値を有するので、かかる 駆動回路は、単純には、より高い電源が必要になり、表 示バネルの駆動電源を大きく変更若しくは別の高い電源 を追加することが必要になる。

【0007】そこで、本発明の目的は、従来の電源を利 40 用して、上記の維持放電バルスを生成することができる 駆動回路を有する表示パネルを提供することにある。 [0008]

【課題を解決するための手段】上記の目的を達成するた めに、本発明の一つの側面は、X電極とY電極を含む維 持電極と、その維持電極の上に形成された誘電体層とを 有する第1の基板と、第1の基板と放電空間を隔てて設 けられる第2の基板とを有する表示パネルの駆動回路で あって、X電極にインダクタンス成分を介して第1の電 圧源を接続し、第1の電圧源より高い波高値のプライミ 50 ングパルスを印加する第1のスイッチと、X電極にプラ

イミングパルスを印加後その波高値より低い第2の電圧 をX電極に印加する第2のスイッチとを有する維持放電 パルス発生回路を有することを特徴とする。

【0009】かかる維持放電バルス発生回路は、Y電極 側にも設けられ、X電極側とY電極側とで交互にその維 持放電パルス回路を動作させることにより、第1及び第 2の電圧より高い波高値を持つプライミングパルスを最 初に有する維持放電バルスを、X電極とY電極に交互に 印加することができ、発光効率の高い維持放電を可能に する。この場合は、X、Y電極間の電圧が逆極性にな る。第1の電圧と第2の電圧とは同じ電圧電源であって

【0010】上記の目的を達成するために、本発明の第 2の側面は、X電極とY電極を含む維持電極と、その維 持電極の上に形成された誘電体層とを有する第1の基板 と、第1の基板と放電空間を隔てて設けられる第2の基 板とを有する表示パネルの駆動回路であって、X電極に インダクタンス成分を介して第1の電圧源を接続し、第 1の電圧源より高い波高値のプライミングパルスを印加 生回路と、X電極にプライミングバルスを印加後、その 波高値より低い第2の電圧をY電極に印加する第2のス イッチを有するY電極側維持放電バルス発生回路とを有 することを特徴とする。

【0011】上記の発明によれば、X、Y電極間に第1 及び第2の電圧より高い波高値を持つプライミングパル スを最初に有する維持放電パルスを印加することがで き、発光効率の高い維持放電を可能にする。この場合 は、X、Y電極間の電圧が同極性になる。第1の電圧と 第2の電圧とは同じ電圧電源であっても良い。

【0012】上記の目的を達成するために、本発明の第 3の側面は、X電極とY電極を含む維持電極と、その維 持電極の上に形成された誘電体層とを有する第1の基板 と、第1の基板と放電空間を隔てて設けられる第2の基 板とを有する表示パネルの駆動回路であって、X電極に インダクタンス成分を介して第1の電圧源を接続し、第 1の電圧源より高い波高値のプライミングバルスを印加 する第1のスイッチを有するX電極側維持放電バルス発 生回路と、Y電極にインダクタンス成分を介して第1の 電圧源を接続し、X電極にプライミングバルスを印加 後、第1の電圧源より高い波高値のプライミングパルス を印加する第2のスイッチを有するY電極側維持放電バ ルス発生回路とを有することを特徴とする。

【0013】上記の発明によれば、X、Y電極間に第1 の電圧より高い波高値を持つ短いパルス状のプライミン グバルスを極性を交互に変えて印加することができ、発 光効率の高い維持放電を可能にする。

[0014]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態例を説明する。しかしながら、かかる実施の形 50 態例が、本発明の技術的範囲を限定するものではない。 本発明は、PDPやELパネルに適用することができる が、以下の実施の形態例では、PDPを例にして説明す

【0015】図1は、本実施の形態例が適用されるPD Pの概略的構成図である。前面側基板 1 は、透明基板で あり、例えばガラス基板で構成される。前面側ガラス基 板1上には、維持電極2としてX電極とY電極が交互に 設けられ、X電極とY電極で表示電極対を構成する。維 10 持電極2上には、誘電体層3とMgOからなる保護層3 とが設けられる。背面側基板11は、例えばガラス基板 で構成され、維持電極2と直交方向に複数のアドレス電 極12、図示されない誘電体層、蛍光体13R、13 G、13B及び隔壁14とが形成される。隔壁14は、 アドレス電極12の間に設けられる。

【0016】図2は、図1に示したPDPの駆動パルス 波形の例を示す図である。図2には、1回のサブフレー ム分の駆動パルス波形が示される。駆動期間は、リセッ ト期間RST、アドレス期間ADD及び維持放電期間S する第1のスイッチを有するX電極側維持放電バルス発 20 USとからなる。図2(1)はアドレス電極、(2)は 維持電極のX電極、(3)は維持電極のY電極の波形を それぞれ示す。

> 【0017】リセット期間RSTにおいて、全てのアド レス電極12にリセットパルス20を印加し、アドレス 電極とY電極との間にリセット放電を発生させる。この リセットパルス20の立ち下がり時に、再度放電が発生 し、全ての画素における壁電荷が消滅する。アドレス期 間ADDでは、Y電極に順次、負のスキャンパルス22 を印加しながら、アドレス電極12に画像データに従っ 30 て正のアドレスパルス21を印加する。その結果、スキ ャンパルス22とアドレスパルス21とが同時に印加さ れた画素において、X電極とアドレス電極との間にアド レス放電が発生する。とのアドレス放電により発生した 空間電荷は、X電極2上の誘電体層3上に壁電荷として 蓄積される。

> 【0018】維持放電期間SUSにおいて、維持電極2 間に交互に維持放電パルス23が印加される。この維持 放電パルス23の波高値Vsは、アドレス期間に壁電荷 が蓄積された画素では維持放電が発生するが、壁電荷が 40 蓄積されない画素では維持放電が発生しない程度の値に 設定される。従って、アドレス期間ADDに放電した画 素だけが、維持放電期間SUSにおいて維持放電を繰り 返す。維持放電期間の長さを適切に設定することで、画 素に所望の輝度を与えて表示することができる。また、 維持放電バルスの電圧Vsとバルス幅に見合った量の電 荷が壁電荷として蓄積される。

【0019】PDPにおける発光効率は、維持放電期間 SUSにおける得られる輝度と消費電力との割合で決ま る。即ち、少ない消費電力で多くの輝度が得られる場合 が、発光効率が高くなる。また、単純に輝度を上げるた めには、維持放電バルス23の波高値Vsを高くして、 放電によりガス空間内に発生する空間電荷の量を多く し、蛍光体13を励起する電荷量を多くすれば良い。或 いは、維持放電バルス数を多くすれば輝度を上げること ができる。

【0020】しかし、維持放電バルスの波高値Vsやバ ルス幅は、アドレス期間の放電による壁電荷の有無に従 って維持放電が発生するメモリ作用を実現できる範囲に 制限される必要がある。むやみに波高値を高くすること は、かかる維持放電バルスの動作マージンを狭くすると 10 とになり好ましくない。また、波高値を高くし、パルス 幅を十分長くすることは、消費電力の増大につながり、 発光効率を上げることにならない。また、一定時間に制 限されている維持放電期間内の維持放電バルス数を多く すると、パルス幅が狭くなり、壁電荷を蓄積するに十分 な時間がなくなり、メモリ作用が失われる。

【0021】図3は、従来の維持パルス(サステインバ ルス)とプラズマ放電により発生する空間電荷密度とを 示す図である。図3(1)は、図2に示した維持放電バ ルスを印加した場合のX-Y電極間の電圧であり、

(2) はそれに伴うプラズマ放電により発生する空間電 荷である。

【0022】図3に示される通り、維持放電バルスの立 ち上がり時にプラズマ放電が発生し、空間電荷(電子と イオン)の密度が急激に増大し、維持放電パルスによる X-Y電極間の電界に従って電子とイオンがそれぞれ反 対側の電極上に引き寄せられ、維持放電パルスの電界を 打ち消すように壁電荷が形成される。やがて、放電は終 息するので、空間電荷の密度は、図示される通り急激に 滅衰する。この場合、空間電荷の密度は、維持放電パル 30 スの波高値Vs に対応する。また、発生した空間電荷 は、維持放電バルスによる電界に応じて誘電体層3上に 引き寄せられる。従って、十分に電荷を引き寄せる為に は、ある程度の維持放電バルス幅が必要になる。

【0023】図4は、前述の提案されている細幅プライ ミングパルスを利用した維持放電パルスと空間電荷密度 との関係を示す。図4の例は、波髙値Vpのプライミン グパルス30と波高値Vsの壁電荷形成パルス32とが 同極性の場合である。

【0024】との細幅プライミングパルス付き維持放電 パルスによれば、従来の維持放電パルスの波高値Vsよ り高いがパルス幅が狭いプライミングパルスを最初に印 加する。これにより、より大きな規模のプラズマ放電を 発生させ、発生する空間電荷の密度をより高くする。但 し、プライミングパルスの波高値Vpは、従来と同様に メモり特性を維持できる高さに設定され、壁電荷を有す る画素のみに放電が発生するようにする。また、プライ ミングパルス30のパルス幅は、壁電荷の蓄積が行われ ない程度の細幅に設定される。

生した規模の大きな空間電荷は、後続する壁電荷形成パ ルス32により維持電極2上の誘電体層3上に吸収さ れ、後続する維持放電に必要な壁電荷を形成する。この 壁電荷形成パルス32の波高値Vsは、従来の維持放電 バルスの波高値と同程度であり、プライミングパルス3 Oの波高値Vpよりは十分に低い。プライミングパルス による規模の大きな放電により空間電荷密度が高くな り、輝度も高くなる。しかし、維持放電パルスは、ブラ イミングパルス30のみがその波高値Vpが高く、残り の壁電荷形成パルス32の波高値Vsは従来と同様であ るので、全体の消費電力はそれほど増大せずに、より高 い輝度を得ることができ、発光効率を高くすることがで きる。また、壁電荷は、壁電荷形成パルス32の波高値 Vs (電界) とそのパルス幅に見合った量になるので、 後続する維持放電における動作マージンも十分とること ができる。プライミングパルス30の波高値Vpでパル ス幅が広い場合は、壁電荷の量が多くなり、後続の維持 放電における動作マージンは狭くなる。

6

【0026】図5は、細幅プライミングバルス付きの逆 20 極性の維持放電バルスと空間電荷密度を示す図である。 この例も、細幅であるが波高値Vpが高いプライミング パルスを利用して、より高い空間電荷密度を生成して輝 度値を上げると共に、無駄な消費電力を無くして適切な 量の壁電荷を形成し、発光効率を上げ、動作マージンを 高く維持する。

【0027】図4と異なるところは、プライミングバル ス30と壁電荷形成パルス32とが逆極性になっている ことである。従って、図5の例では、プライミングパル ス30により発生した空間電荷の内、イオンはX電極側 に電子はY電極側に常に引き寄せられ、連続する維持放 電は、常にX電極側が正電位、Y電極側が負電極とな る。従って、放電を発生するプライミングバルス30の 極性は、いつも同じ極性になる。

【0028】前述の文献には、図5の如き維持放電バル スが記載されている。この波高値の高いプライミングバ ルスを生成するためには、バルス発生回路に、従来の電 源電圧Vsに加えて、より高い電源電圧Vpを設ける必 要がある。しかしながら、かかる高い電源電圧Vpを設 けることは、駆動回路ICの大幅な変更につながり、そ 40 の基板の設計も変更する必要があり、コストアップにつ ながる。

【0029】図6は、本実施の形態例における維持放電 バルス発生回路の原理を説明するための図である。図6 (1)は、維持放電パルス発生回路の例であり、(2) は容量Cに印加される電圧波形図である。図6(1)に おいて、容量Cは、維持電極2のX-Y電極間の容量を 示す。従って、維持放電パルス発生回路は、スイッチS W1、SW2と、インダクタンスLと2つの電源SV p、Vsとを有する。

[0025] そして、プライミングパルス30により発 50 [0030]図6(2)に示される通り、時刻t0にお

(5)

いて、スイッチSW1のみをオンして、電源Vpとイン ダクタンスL及び容量Cからなる発振回路を構成する。 かかる発振回路では、容量Cに対して電圧SVpを中心 として振幅SVpの発振電圧が発生する。X電極若しく はY電極に存在する寄生抵抗Rによりその発振信号は破 線に示す通り徐々に減衰する。そこで、この発振動作に よる最初のピーク電圧が終了するタイミングの時刻 t 1

において、スイッチS1を閉じてスイッチSW2をオン にする。それに伴い、容量Cには、一定の電圧V s が印 加されることになる。即ち、図6(2)の波形図の実線 10 は、図4、5で示した高い電圧で細幅のプライミングバ ルスとその後の一定電圧Vsの壁電荷形成パルスとの組 み合わせと同等になることが理解される。

【0031】しかも、図6(1)の維持放電パルス発生 回路では、電源SVpの電圧値は、従来の電源Vsの電 圧より低いことが許され、単にSVp>Vs/2が満た されれば、細幅のプライミングパルス30の波高値Vp は、壁電荷形成パルス32の波高値Vsより高くすると とができる。電源SVpの2倍が、電源Vsの電圧より 高ければ良く、電源SVpと電源Vsとを同じ電圧にす 20 ることも原理的には可能である。

【0032】上記のスイッチSW1をオンした時の発振 回路の電圧V(t)は、次の式で表される。

[0033]

【数1】

$$V(t) = SVp\left\{1 - e^{-\alpha t} \frac{\sin(\beta t + \theta)}{\sin \theta}\right\}$$

(BL)
$$\alpha = \frac{R}{2L}$$
, $\beta = \sqrt{\frac{1}{LC} - \left(\frac{R}{2L}\right)^2}$

従って、プライミングパルス30のピーク値Vpは、上 式で β t = π の時に該当し、

[0034]

【数2】

$$Vt = SVp \left\{ 1 + e^{-\pi / \sqrt{4\left(\frac{1}{CR}\right)\left(\frac{L}{R}\right) - 1}} \right\}$$

2倍になる。

【0035】図5に示した逆極性の維持放電パルスを形 成するためには、電源Vsの方向を逆にすれば良い。具 体的回路については、後述する。

【0036】図7は、第1の実施の形態例における維持 放電パルス発生回路を示す図である。X電極側の回路 は、第1の電圧源SVpに接続されたP型トランジスタ P1、第2の電圧源Vs に接続されたP型トランジスタ P2、インダクタンスL、グランドに接続されたN型ト ランジスタN3、ダイオードD1, D2, D3を有す

る。Y電極側の回路も、同じ回路であり、トランジスタ P11, P12, N13、インダクタンスL及びダイオ ードD11, D12, D13を有する。第1の電源SV pと第2の電源Vsとは、SVp>Vs/2を満たす必 要があり、その条件を満たす場合は、同じ電圧源でも良 い場合がある。但し、電源SVpによるパルスの波高値 V p が動作マージンが存在することが必要である。

【0037】図8は、図7の維持放電バルス発生回路の 動作波形図である。(1)はX電極の電圧波形図、

(2)はY電極の電圧波形図、(3)はX-Y電極間電 圧波形図、(4)は制御信号IN1~IN3及びIN11~IN13の 波形図である。図8に従って、図7の維持放電バルス発 生回路の動作を説明する。

【0038】時間t0にて、制御信号INLがLレベルに なり、トランジスタP1が導通し、X電極にインダクタ ンスLを介して第1の電源SVpを接続する。その時、 Y電極側では制御信号IM11がHレベルにあり、トランジ スタN13が導通し、グランド電位に接続される。従っ て、図6に示した発振回路が形成され、X電極には、細 幅のプライミングパルス30が印加される。そのピーク 値Vpは、第1の電源SVpの約2倍にあり、第2の電 源Vsよりも高い。

【0039】プライミングパルス30が減衰する時刻 t 1にて、制御信号INIがHレベル、制御信号IN2がLレ ベルになり、トランジスタPlがオフ、トランジスタP 2がオンになり、X電極はトランジスタP2とダイオー ドD2を介して第2の電源Vsに接続される。従って、 X電極には電圧Vsの壁電荷形成パルス32が印加され る。そして、時刻t3にて制御信号INZがHレベルに、 30 制御信号IN3がHレベルになり、X電極はグランド電位 に駆動される。

【0040】Y電極側の維持放電パルス発生回路も、同 じ動作を行う。即ち、時間t3でトランジスタP11が オンし、電源SVpがインダクタンスLを介してY電極 に接続される。その時、X電極側はトランジスタN3を 介してグランドに接続され、発振回路が構成される。プ ライミングパルス30がY電極に印加された後、時間 t 4でトランジスタP11がオフ、トランジスタP12が オンし、Y電極は第2の電源Vpの電圧に維持される。 になる。従って、ピーク値Vpは、最大で電源SVpの 40 そして、時間t5でトランジスタP12がオフ、トラン ジスタN13がオンし、Y電極はグランド電位になる。 【0041】X電極とY電極に交互に、プライミングバ ルス30とそれと同極性の壁電荷形成パルス32との組 み合わせからなる維持放電パルスが印加されることによ り、図8(C)の如き維持放電パルスが印加され、X-Y電極間で交互に維持放電が発生する。

【0042】図9は、第2の実施の形態例における維持 放電バルス発生回路を示す図である。この例は、図5に 示した逆極性のパルスを発生する。図9の維持放電パル 50 ス発生回路は、X電極側に、第1の電源SVpに接続さ

れるP型トランジスタP20、インダクタンスL及びグ ランドに接続されるN型トランジスタN21を有する維 持放電バルス発生回路が設けられる。また、Y電極側に は、第2の電源Vsに接続されるP型トランジスタP2 2とグランドに接続されるN型トランジスタN23とか らなる回路が設けられる。

【0043】図10は、図9の維持放電パルス発生回路 の動作波形図である。(1)はX電極の電圧波形図、

(2)はY電極の電圧波形図、(3)はX-Y電極間電 圧波形図、(4)は制御信号IN1~IN4の波形図である。 図10に従って、図8の維持放電パルス発生回路の動作 を説明する。

【 0 0 4 4 】時間 t 0 にて、制御信号 INIが L レベルに なり、トランジスタP20が導通し、X電極にインダク タンスLを介して第1の電源SVpを接続する。その 時、Y電極側では制御信号IN4がHレベルにあり、トラ ンジスタIN23が導通し、グランド電位に接続される。従 って、図6に示した発振回路が形成され、X電極には、 細幅のプライミングパルス30が印加される。そのピー ク値Vpは、第1の電源SVpの約2倍にあり、第2の 20 プライミングパルス30が印加される。そして、時間 t 電源Vsよりも高い。

【0045】プライミングパルス30が減衰する時間 t 1にて、制御信号INLがHレベル、制御信号IN2がHレ ベルになり、トランジスタP201オフ、トランジスタN2 1がオンになり、X電極はグランドに接続される。

【0046】次に、時間t2にて、制御信号IN3がLレ ベルになり、Y電極は第2の電源Vsに接続される。そ して、時間t3で、制御信号IN3がHレベル、IN4がHレ ベルになり、トランジスタP22がオフ、トランジスタN23 がオンして、Y電極はグランド電位に駆動される。

【0047】とのようなX電極側のプライミングパルス 30と、Y電極側の壁電荷形成パルス32とにより、X - Y電極間には、図10(C)に示されるような維持放 電パルスが印加される。プライミングパルスによりより 多くの空間電荷が発生し、蛍光体の励起を多くし、輝度 を高くすることができる。また、壁電荷形成パルス32 の電圧がVsと比較的低くバルス幅も最適に選択される ので、従来と同程度の壁電荷を形成し、維持放電パルス の動作マージンを広くすることができる。また、消費電 力も抑えるととができる。

【0048】上記の維持放電パルス生成動作は、時間 t 4~t7においても繰り返される。即ち、X電極側には 常にプライミングパルス30が印加され、Y電極側には 常に壁電荷形成パルス32が印加される。

【0049】図11は、第3の実施の形態例における維 持放電バルス発生回路を示す図である。また、図12 は、その動作波形図である。第3の実施の形態例では、 X電極とY電極に、プライミングパルス30を交互に印 加する。そのために、X電極側の回路は、第1の電源S Vpに接続されたP型トランジスタP40と、グランドに 50 ルス(同極性)と空間電荷密度との関係を示す図であ

接続されたN型トランジスタN41と、インダクタンスL と、ダイオードD1とを有する。Y電極側の回路も同様 に、第1の電源SVpに接続されたP型トランジスタP 42と、グランドに接続されたN型トランジスタN 43と、 インダクタンスLと、ダイオードD2とを有する。 【0050】図12に示される通り、時間t0で制御信 号IN1がLレベルになり、トランジスタP40が導通し、電 源SVpがインダクタンスLを介してX電極に接続され る。この時、制御信号IN4がHレベルにあるので、トラ ンジスタN43が導通し、Y電極はグランド電位に接続さ れる。従って、発振回路が形成され、X一Y電極間に は、波髙値Vpの細幅のプライミングパルス30が印加 される。次に、時間t1でプライミングパルス30が減 衰するタイミングで、トランジスタP40がオフになる。 【0051】次に、時間t2で制御信号IN3がLレベル になり、P型トランジスタP42が導通し、電源SVpがイン ダクタンスLを介してY電極に接続される。その時、X 電極側はトランジスタN41を介してグランドに接続され る。その結果、同様の発振回路が構成され、Y電極には

10

【0052】上記の細幅のプライミングパルス30を印 加することにより、壁電荷が存在する画素で維持放電が 発生する。そして、その空間電荷の密度は高いので、輝 度は高くなる。そして、第3の実施の形態例では、その 大量の空間電荷を利用して、逆極性のプライミングバル ス30を印加することで、逆方向の維持放電が発生す る。このように、第3の実施の形態例では、2回目の維 30 持放電からは、壁電荷ではなく、大量の空間電荷を利用 して、所定回数の維持放電を繰り返す。

3でトランジスタP42がオフになり、トランジスタN43が

導通し、Y電極はグランド電位にされる。

【0053】以上、本発明の保護範囲は、上記の実施の 形態例に限定されるものではなく、特許請求の範囲に記 載された発明とその均等物にまで及ぶものである。 [0054]

【発明の効果】以上、本発明によれば、細幅のプライミ ングパルスを有する維持放電パルスを発生する回路とし て、発振回路を利用することにより、低い電源電圧Vs を利用して、髙い波髙値Vpのプライミングバルスを発 40 生することができる。

【図面の簡単な説明】

【図1】本実施の形態例が適用されるPDPの概略的構 成図である。

【図2】図1のPDPの駆動バルス波形の例を示す図で

【図3】従来の維持パルス(サステインパルス)とプラ ズマ放電により発生する空間電荷密度とを示す図であ

【図4】細幅プライミングパルスを利用した維持放電パ

る。

【図5】細幅プライミングバルスを利用した維持放電バルス(逆極性)と空間電荷密度との関係を示す図である。

11

【図6】本実施の形態例の維持放電バルス発生回路の原理を説明するための図である。

【図7】第1の実施の形態例における維持放電バルス発生回路を示す図である。

【図8】図7の維持放電パルス発生回路の動作波形図である。

【図9】第2の実施の形態例における維持放電バルス発生回路を示す図である。

【図10】図9の維持放電バルス発生回路の動作波形図である。

【図11】第3の実施の形態例における維持放電バルス*

*発生回路を示す図である。

【図12】図11の維持放電バルス発生回路の動作液形図である

【符号の説明】

(7)

1 前面基板、第1の基板

2 維持電極、第2の基板

11 背面基板

12 アドレス電極

30 プライミングパルス

32 壁電荷形成パルス

SW1 第1のスイッチ


SW2 第2のスイッチ

L インダクタンス

SVp 第1の電源

Vs 第2の電源

【図1】




[図7]


第1の実施の形態例

SVp Vs Vs SVp SVp IN10 IN11 P2 Vs Vs D12 IN111 IN11 IN11 IN13 IN INI3 INI3 IN INI3 INI


[図9]

第2の実施の形態例






銀帳プライミング付きサステインパルス(図標性)と空間電荷密度



【図11】


第3の実施の形態例





[図6]



(2) 波形図







【図12】

